Se han filtrado algunas presentaciones donde se detallan algunos aspectos de la próxima micro arquitectura AMD Zen, con la cual AMD al parece pretende retomar el camino de CPUs de alto rendimiento mediante una nueva arquitectura que muestra ya algunos aspectos técnicos de su diseño, sobre todo en la unidad de punto flotante y la unidad de enteros.
Antes de continuar comentaremos lo que sabemos o suponemos de la próxima arquitectura Zen de AMD, arquitectura con la cual veremos un cambio importante en la forma en la que la compañía ha diseñado sus núcleos de CPU. Esta nueva arquitectura será un cambio respecto a lo que habíamos visto hasta ahora con las arquitecturas “modulares” que AMD introdujo con “Bulldozer” y que rememora un poco el diseño de las anteriores arquitecturas no modulares de AMD.
Según los pocos datos que nos proporcionan las presentaciones filtradas y que al parecer estaban bajo embargo de información o NDA, AMD realizará un evento (Financial Analyst Day) el próximo 6 de Mayo para dar detalles oficiales de la arquitectura Zen. Pero las presentaciones filtradas no dan un bosquejo general de lo que ofrecerá Zen, sobre todo en el diseño de sus unidades de punto flotante (Floating Point) y la unidad de enteros (Integer Unit), ambas encargadas de los cálculos matemáticos y aritméticos de la CPU en una arquitectura de cómputo.
Para comenzar Zen ofrecerá un diseño monolítico de la unidad “decode”, parte importante de la arquitectura de la CPU y no estará dividida en dos unidades como en Excavator, sobre todo la unidad “decode”. Por ejemplo, en Bulldozer dos núcleos dentro de un módulo tenían una unidad decode dedicada para cada unidad de enteros, compartida también con la unidad de punto flotante (FP Scheduler).
Con Zen y tal como pueden apreciar en el diagrama adjunto, habrá solo una unidad decode y debido al diseño monolítico, también habrá una unidad de enteros pero mucho más robusta con 6 etapas (pipeline) y cache L1 dedicado por cada núcleo, a diferencia de las 4 etapas (pipelines) que Excavator tiene por núcleo.
Otra unidad que será mejorada es la de Punto Flotante (FP Scheduler), la cual ahora cuenta con dos unidades de 256-bit FMAC (Fused-Multiply ACcumulate), comparado con las dos unidades de 128-bit que encontramos en Excavator, con esto podemos esperar un mayor poder de cómputo de la unidad de punto flotante.
A continuación un diagrama general de cómo será el diseño de cuatro núcleos de una CPU basada en la arquitectura Zen. Cabe destacar que Zen, también tomará el diseño SMT (Simultaneous multithreading), muy en la forma en que los procesadores Intel implementan su tecnología HyperThreading, es decir, tomando el ejemplo de una CPU de 8 núcleos Zen, tendremos 8 theread adicionales, es decir, 16 hilos de ejecución en total.
En el diagrama AMD indica que cuatro núcleos forman una unidad que comparte un gran bloque de memoria cache L3 de 8MB, posee 512 KB de cache L2 por núcleo, diseño totalmente inclusivo de cache para un alto rendimiento y una baja latencia. Esta arquitectura también es escalar, es decir, cada unidad (formada por 4 núcleos) puede ser combinada por más unidades para ofrecer un mayor rendimiento o diseños multi-núcleos (8, 12, 16, 32 etc), para esto utilizará interconexiones de alta velocidad, este diseño flexible también permitirá tanto diseños de alto rendimiento como también diseños de bajo consumo.
Aun queda mucha más información por conocer, pero de aquí hasta el 6 de Mayo seguramente iremos conociendo más aspectos relativos a la arquitectura Zen de AMD.
