Intel aun se encuentra trabajando arduamente en la próxima generación de sus procesadores Intel Core de nombre clave “Haswell” y mediante algunas presentaciones se ha conocido nuevas mejoras que Intel está haciendo en los chips Haswell-ULT (Ultra low Thermal) en virtud de mejorar los niveles de consumo y eficiencia energética en los CPUs para equipos móviles y de bajo consumo.
Según los datos revelados Haswell-ULT, además de todas las mejoras relativas a utilizar un proceso de manufactura de 22nm con transistores 3D, tendrá cambios radicales en el diseño en virtud de conseguir mayor eficiencia en el consumo de energía, aun en los niveles menos demandantes del chips, como estados de reposo. Para esto Intel introducirá nuevos C-States que pueden bajar el base clock de procesador y además rediseñar el empaque interno para acomodar la parte correspondiente al PCH, optimizando el espacio en la integración de componentes.
Haswell-ULT estará diseñado para soportar un “base clock speed” (BLCK) de solo 24 MHz, que podrá operar en un estado de ahorro de energía “profundo”. Actualmente los procesadores modernos que reemplazaron el viejo FSB (Front Side Bus) con tecnologías de interconexión de baja latencia como QuickPath Interconnect (Intel) y HyperTransport (AMD) necesitan un base clock (frecuencia base) para activar otros componentes en el procesador y para comunicaciones de bajo nivel entre estos componentes. En este contexto Intel ha logrado apagar los 100 MHz de base clock (que también es usado para activar el enrutamiento PCI-Express y el núcleo gráfico) y reemplazarlo por un base clock de sólo 24 MHz, cuando el procesador está en estado de reposo.
Este bajo Base clock de 24 MHz será activado por tres nuevos estados (power state) como C8, C9 y C10, que serán introducidos en Haswell-ULT. De todos modos el base clock de 100 MHz también estará presente en el procesador y seguirá operando con el modo C-State cuando el procesador no ocupe los nuevos estados.
Otro de los cambios que Intel hará en estos procesadores va en el diseño del chips, asemejándose mas a un SoC debido a la integración de componentes, mediante un díselo multi-chip module (MCM), una estructura modular similar a la introducida por AMD en sus procesadores Bulldozer y Vishera. De esta forma Intel integrará en Haswell-ULT hasta cuatro nucleos x86, tres niveles de memoria cache (L1, L2, L3), la unidad de gráficos, y un controlador PCI Express, mientras que el PCH (o lo que se podría denominar chipset) tendrá las interfaces de la plataforma, incluyendo SATA, USB, SMBus, Gigabit Ethernet y HD Audio, este será integrado en el mismo empaque del procesador y se comunicará mediante un bus que Intel ha denominado OPI (On Package Interface).
Esto contrasta con los chipset actuales de Intel que se integran en un chips por separado del empaque del procesador y que se comunican por los buses FDI (Flexible Display Interface) para video integrado y DMI (Direct Media Interface) para el resto de los componentes. Como vemos en los slides Intel removerá algunos componentes e incrementará el soporte para puertos USB 3.0 y SATA 6.0.
Más detalles técnicos en la galería adjunta.
[nggallery id=1018]
[expreview] vía [techPowerUp!]
