En la reunión internacional de dispositivos electrónicos IEEE (IEDM) de 2024, Intel Foundry presentó nuevos avances que ayudarán a impulsar la industria de semiconductores hacia la próxima década y más allá. Intel Foundry mostró nuevos avances en materiales que ayudan a mejorar las interconexiones dentro de un chip, lo que da como resultado una reducción de capacitancia de hasta un 25% mediante el uso de rutenio sustractivo.
Intel Foundry también fue el primero en informar una mejora del rendimiento de 100x mediante el uso de una solución de integración heterogénea para empaquetado avanzado que permite un ensamblaje ultrarrápido de chip a chip. Y para impulsar aún más el escalamiento de gate-all-around (GAA), Intel Foundry demostró su trabajo con CMOS RibbonFET de silicio y con módulo de óxido de compuerta para FET 2D escalados para un mejor rendimiento del dispositivo.
A medida que la industria avanza hacia la meta de colocar un billón de transistores en un chip para 2030, los avances en la escalabilidad de los transistores y las interconexiones (multiplicados por las futuras capacidades de empaquetado avanzadas) son fundamentales para satisfacer el apetito incesante de aplicaciones informáticas más eficientes en términos de energía, de alto rendimiento y rentables, como la IA.
La industria también requerirá apoyo adicional en forma de nuevos materiales para aumentar la entrega de energía posterior PowerVia de Intel Foundry, a fin de aliviar la aglomeración de interconexiones y para una escalabilidad continua, lo cual es vital para la continuidad de la Ley de Moore y para impulsar el avance de los semiconductores hacia nuevas eras para la IA.
Intel Foundry ha identificado varios caminos que resuelven las limitaciones anticipadas de los transistores de cobre en el escalamiento de interconexión para futuros nodos, mejoran las técnicas de ensamblaje existentes y continúan definiendo y dando forma a la hoja de ruta de los transistores para el escalamiento de compuertas completas y más allá:
- Rutenio sustractivo (Ru): Para ayudar a mejorar el rendimiento y las interconexiones dentro de los chips, Intel Foundry presentó el rutenio sustractivo, un nuevo material de metalización alternativo clave que utiliza resistividad de película delgada junto con espacios de aire para ofrecer un avance significativo en la escalabilidad de interconexiones. El equipo fue el primero3 en demostrar, en vehículos de prueba de I+D, un proceso integrado de Ru sustractivo práctico, rentable y compatible con la fabricación en gran volumen con espacios de aire que no requiere costosas zonas de exclusión de espacios de aire litográficos alrededor de las vías, o flujos de vías autoalineados que requieren grabados selectivos. La implementación de espacios de aire con Ru sustractivo proporcionó hasta un 25% de reducción de capacitancia de línea a línea en pasos menores o iguales a 25 nanómetros (nm), lo que ilustra los beneficios del Ru sustractivo como un esquema de metalización para reemplazar el damasquinado de cobre en capas de paso estrecho. Esta solución podría verse en los futuros nodos de Intel Foundry.
- Transferencia de capa selectiva (SLT): para permitir un rendimiento hasta 100 veces mayor para el ensamblaje ultrarrápido de chip a chip en un encapsulado avanzado, Intel Foundry es el primero en demostrar la Transferencia de capa selectiva (SLT), una solución de integración heterogénea que permite chiplets ultradelgados con mucha mejor flexibilidad para permitir tamaños de matriz más pequeños y relaciones de aspecto más altas en comparación con la unión tradicional de chip a oblea. Esto permite una mayor densidad funcional y conduce a una solución más flexible y rentable para la unión híbrida o por fusión de chiplets específicos de una oblea a otra. Esta solución ofrece una arquitectura más eficiente y flexible para aplicaciones de IA.
- CMOS RibbonFET de silicio: para llevar al límite el escalamiento de silicio RibbonFET en todas sus compuertas, Intel Foundry presentó transistores CMOS (semiconductores complementarios de óxido metálico) RibbonFET de silicio con una longitud de compuerta de 6 nm con efectos de canal corto líderes en la industria y rendimiento con una longitud de compuerta y un espesor de canal agresivamente escalados. Este avance allana el camino para el escalamiento continuo de la longitud de compuerta, uno de los pilares fundamentales de la Ley de Moore.
- Óxido de compuerta para transistores de efecto de campo GAA 2D escalados: para acelerar aún más la innovación en todo lo relacionado con la compuerta más allá de CFET, Intel Foundry exhibió su trabajo en la fabricación de transistores NMOS y PMOS GAA 2D con una longitud de compuerta escalada hasta 30 nm, con un enfoque específico en el desarrollo de módulos de óxido de compuerta (GOx). La investigación informa sobre la investigación de la industria de semiconductores de dicalcogenuro de metal de transición (TMD) bidimensionales (2D), que pueden ser un futuro reemplazo para el silicio en procesos avanzados de transistores.
Además, Intel Foundry sigue avanzando en la investigación con la primera tecnología de nitruro de galio (GaN) de 300 milímetros (mm) de la industria, una tecnología emergente para la electrónica de potencia y radiofrecuencia (RF) que puede ofrecer un mayor rendimiento y soportar voltajes y temperaturas más altos que el silicio. Se trata de los primeros MOSHEMT de GaN (transistores de alta movilidad de electrones de semiconductores de óxido metálico) en modo de mejora a escala de alto rendimiento de la industria, fabricados sobre un sustrato de GaN sobre TRSOI (silicio sobre aislante rico en trampas) de 300 mm.
Los sustratos de ingeniería avanzada como GaN sobre TRSOI pueden lograr un mejor rendimiento en aplicaciones como RF y electrónica de potencia al reducir la pérdida de señal y lograr una mejor linealidad de la señal, lo que permite esquemas de integración avanzados que pueden realizarse mediante el procesamiento del sustrato posterior.
